數字電子技術 基礎

導語：數字電子技術基礎有什麼知識點呢？下面是小編給大家介紹的數字電子技術基礎吧。

　　數字電子技術基礎

第一章數制和碼制

1、變化規律在時間上和數量上都是離散是信號稱為數字信號。

2、變化規律在時間或數值上是連續的信號稱為模擬信號。

3、不同數制間的轉換。

4、 反碼、補碼的運算。

5、 8421碼中每一位的權是固定不變的，它屬於恆權代碼。

6、 格雷碼的最大優點就在於它相鄰兩個代碼之間只有一位發生變化。

基礎知識 數制轉換

1. (30.25)10=( 11110.01)2=( 1E.4)16

2. (3AB6)16=( 0011101010110110)2=(35266)8

3. (136.27)10=( 10001000.0100)2=( 88.4)16

4. (432.B7)16=( 010000110010. 10110111)2=(2062. 556)8

5.（100001000）BCD=（108）D=（6C）H=（01101100）B

6. 二進制（1110.101）2轉換為十進制數為14.625。

7.十六進制數（BE.6）16轉換為二進制數為

(10111110.011)2。

原碼、反碼與補碼 在二進制數的前面增加一位符號位。符號位為0表示正數；符號位為1表示負數。正數的反碼、補碼與原碼相同，負數的反碼即為它的正數原碼連同符號位按位取反。負數的補碼即為它的反碼在最低位加1形成。補碼再補是原碼。

1. 如(111011)2為有符號數，則符號位為 1 ，該數為負數，反碼為100100，補碼為100101。 如(001010)2 為有符號數，則符號位為0 ，該數為正數，反碼

001010，補碼001010。

第二章邏輯代數基礎

1、 邏輯代數的基本運算有與、或、非三種。

2、 只有決定事物結果的全部條件同時具備時，結果才發生。這種因果關係稱 為邏輯與，或稱邏輯相乘。

3、 在決定事物結果的諸條件中只要有任何一個滿足，結果就會發生。這種因 果關係稱為邏輯或，也稱邏輯相加。

4、 只要條件具備了，結果便不會發生；而條件不具備時，結果一定發生。這 種因果關係稱為邏輯非，也稱邏輯求反。

5、 邏輯代數的基本運算有重疊律、互補律、結合律、分配律、反演律、還原 律等。舉例説明。

6、 對偶表達式的書寫。

7、 邏輯該函數的表示方法有：真值表、邏輯函數式、邏輯圖、波形圖、卡諾 圖、硬件描述語言等。

8、 在n變量邏輯函數中，若m為包含n個因子的乘積項，而且這n個變量均 以原變量或反變量的形式在m中出現一次，則稱m為該組變量的最小項。

9、 n變量的最小項應有2n 個。

10、 最小項的重要性質有：①在輸入變量的任何取值下必有一個最小項，而且 僅有一個最小項的值為1；②全體最小項之和為1；③任意兩個最小項的乘積為0；④具有相鄰性的兩個最小項之和可以合併成一項並消去一對因子。

11、 若兩個最小項只有一個因子不同，則稱這兩個最小項具有相鄰性。

12、 邏輯函數形式之間的變換。（與或式—與非式—或非式--與或非式等）

13、 化簡邏輯函數常用的方法有：公式化簡法、卡諾圖化簡法、Q-M法等。

14、 公式化簡法經常使用的方法有：並項法、吸收法、消項法、消因子法、配 項法等。

15、 卡諾圖化簡法的步驟有：①將函數化為最小項之和的形式；②畫出表示該 邏輯函數的卡諾圖；③找出可以合併的最小項；④選取化簡後的乘積項。

16、 卡諾圖法化簡邏輯函數選取化簡後的乘積項的選取原則是：①乘積項應包 含函數式中所有的最小項；②所用的乘積項數目最少；③每個乘積項包含的因子最少。

第三章門電路

1、 用以實現基本邏輯運算和複合邏輯運算的單元電路稱為門電路。

2、 CMOS電路在使用時應注意以下幾點：①輸入電路要採用靜電防護；②輸 入電路要採取過流保護；③電路鎖定效應的防護。

3、 COMS電路的靜電防護應注意以下幾點：①採用金屬屏蔽層包裝；②無靜

電操作；③不用的輸入端不能懸空。

4、 CMOS電路的輸入電路過流保護措施有：①信號源內阻太低時，在輸入端 與信號源之間串接保護電阻；②輸入端接有大電容時，在輸入端與電容之間接入保護電阻；③輸入端接長線時，在門電路的輸入端接入保護電阻。

5、 目前，應用最廣泛的集成門電路有CMOS和TTL兩大類。

6、 集成門電路的外特性包含兩個內容：①邏輯功能，即輸入輸出之間的邏輯 關係；②外部的電氣特性，包括電壓傳輸特性、輸入特性、輸出特性和動態特性等。

第四章組合邏輯電路

1、 根據邏輯功能的不同特點，可以將數字電路分成兩大類，一類稱為組合邏 輯電路，另一類稱為時序邏輯電路。

2、 組合邏輯電路在邏輯功能上的共同特點是：任意時刻的輸出僅僅取決於該 時刻的輸入，與電路原來的狀態無關。 3、 組合邏輯電路在電路結構上的特點是：只包含門電路，而沒有存儲（記憶） 單元。

4、 組合邏輯電路的分析步驟為：①根據邏輯圖，逐級寫出輸入輸入關係的邏 輯函數表達式；②利用公式法或卡諾圖法化簡邏輯函數；③將邏輯函數式轉換為真值表的形式；④判明邏輯電路的邏輯功能。

5、 設計組合邏輯電路，就是根據給定的實際邏輯問題，求出實現這一邏輯功 能的最簡邏輯電路。所謂最簡就是指：電路所用的器件數最少、器件的種類最少、而且器件間的連線也最少。 6、 組合邏輯電路的設計步驟為：①進行邏輯抽象，列真值表；②將真值表轉 換為邏輯函數表達式，並加以化簡；③選定器件類型；④將邏輯函數變換為適當的形式；⑤畫邏輯電路圖；⑥工藝設計。

7、 常用的組合邏輯電路包括編碼器、譯碼器、數據選擇器、數值比較器、加 法器、函數發生器、奇偶校驗器、奇偶發生器等 8、 門電路的兩個輸入信號同時向相反的邏輯電平跳變的現象稱為競爭。有競 爭現象時不一定都會產生尖峯脈衝。

9、 由於競爭而在電路輸出端可能產生尖峯脈衝的現象就稱為競爭-冒險。

10、 消除競爭-冒險現象的方法有：接入濾波電容、引入選通脈衝、修改邏輯 設計。

第五章觸發器

1、 能夠存儲1位二值信號的基本單元電路統稱為觸發器。

2、 觸發器必須具備以下兩個基本特點：①具有兩個能自行保持的穩定狀態； ②在觸發信號的操作下，根據不同的輸入信號可以置1或0狀態。

3、 由於電路結構形式的不同，觸發信號的觸發方式分為：電平觸發、脈衝觸 發、邊沿觸發三種。

4、 根據觸發器邏輯功能的不同，觸發器分為：SR觸發器、JK觸發器、D觸 發器、T觸發器等。

5、 電平觸發方式的特點是：①只有當CLK變為有效電平時，觸發器才能接受 輸入信號，並按照輸入信號將觸發器的輸出置成相應的狀態；②在CLK=1的全部時間裏，S和R狀態的變化都可能引起輸出狀態的改變。

6、 脈衝觸發方式的特點是：①觸發器的翻轉分兩步動作。第一步，在CLK=1 期間主觸發器接收輸入信號，從觸發器不動；第二步，CLK邊沿到來時從

觸發器按照主觸發器的狀態翻轉；②在CLK=1的全部時間裏輸入信號都將對主觸發器起控制作用。

7、 SR觸發器的`特性表為：（00維持、01置0、10置1、11不定）。

8、 SR觸發器的特性方程為：Q*=S+R’Q,SR=0

9、 JK觸發器的特性表為：（00維持、01置0、10置1、11翻轉）。

10 、JK觸發器的特性方程為：Q*=JQ’+K’Q。

11、 T觸發器的特性表為：（0維持、1翻轉）。

12、 T觸發器的特性方程為：Q*=TQ’+T’Q。

13、 D觸發器的特性表為：（0置0、1置1）。

14、 D觸發器的特性方程為：Q* =D。

第六章時序邏輯電路

1、 任一時刻的輸出信號不僅取決於當時的輸入信號，而且還取決於電路原來 的狀態。具備這種邏輯功能特點的電路稱為時序邏輯電路。

2、 時序電路在電路結構上有兩個顯著的特點：第一，時序電路通常包含組合 電路和存儲電路兩個組成部分，而存儲電路是必不可少的；第二，存儲電路的輸出狀態必須反饋到組合電路的輸入端，與輸入信號一起，共同決定組合邏輯電路的輸出。

3、 時序電路中有分同步時序電路和異步時序電路。在同步時序電路中，所有 觸發器狀態的變化都是在同一時鐘信號操作下同時發生的。而在異步時序電路中，觸發器狀態的變化不是同時發生的。

4、 時序電路的邏輯功能可以用輸出方程、驅動方程和狀態方程全面描述。

5、 分析同步時序電路一般按如下步驟進行：①從給定的邏輯圖中寫出每個觸 發器的驅動方程；②將得到的這些驅動方程代入相應觸發器的特性方程，得出每個觸發器的狀態方程，從而得到，由這些狀態方程組成的整個時序電路的狀態方程組；③根據邏輯圖寫出電路的輸出方程。

第七章半導體存儲器

半導體存儲器概述 能存儲大量二值信息(或稱為二值的數據)的半導體器件。

ROM的優點 電路結構簡單，在斷電後數據不會丟失。

掩模ROM 電路結構主要由存儲矩陣、地址譯碼器兩部分組成。

隨機存儲器RAM優點 讀、寫方便，使用靈活。但一旦停電後所存儲的數據將隨之丟失。

存儲器容量的擴展 位擴展方式 適用於每片RAM,ROM字數夠用而位數不夠時 接法：將各片的地址線、讀寫線、片選線並聯即可 例：用八片1024 x 1位→ 1024 x 8位的RAM 字擴展方式適用於每片RAM,ROM位數夠用而字數不夠時